Notizen
Gliederung
Bild 2.1.
Logisches Symbol für D-Kippglied und Fotografie
Tabelle 2.1. Wahrheitstabelle D-Flip-Flop
Bild 2.2. Impulsdiagramm für D-Flip-Flop (Funktion)
Bild 2.3. Verfeinertes Impulsdiagramm
Timing- für Clock von D-Flip-Flop
Tabelle 2.2.
Erklärung der Abkürzungen für Timing D-Flip-Flop
Bild 2.4. Verfeinertes Impulsdiagramm
für Setzen - Rücksetzen - Ausgang Q
Bild 2.5.
Verfeinertes Impulsdiagramm für Daten - Clock
Tabelle 2.3. FACT Logikbausteine
( aus Datenbuch für FACT- Bausteine)
Bild 2.6.
Logisches Diagramm für 3-State-Ausgang und Fotografie
Bild 2.7.
Logisches Diagramm für ein 3-State-Register
Tabelle 2.4.
Wahrheitstabelle für 3-State-Register 74125+26
Bild 2.8.
Interner Aufbau des 3-State-Register 74F374
Bild 2.9. Logisches Symbol
für das 3-State-Register und Fotografie
Tabelle 2.6. Wahrheitstafel für Register
Bild 2.10. Logisches Symbol für das
3-State-Register und Fotografie
Tabelle 2.7. Wahrheitstafel Latch
Bild 2.11. Blockbild für einfache Datenübergabe
von System 1 zu System 2
Tabelle 2.8. Datenübergabe
Bild 2.12. Blockbild für bidirektionale
Datenübergabe von System 1 zu System 2
Bild 2.13. Logisches Symbol eines
1 aus 4 Decoders und Fotografie
Tabelle 2.9. Pin Namen
Tabelle 2.20. Wahrheitstabelle für einen
Adressdecoder(Baustein 74LS139)
Bild 2.14. Blockschaltbild- Bussysteme
für 80535-System
Bild 2.15. Aufbau der EURO_535-Platine
Bild 2.16. Ablauf der zeitgemultiplexten
Adress-Daten-Zustände
Bild 2.17. 2x4 Multiplexer und Fotografie
Tabelle 2.11. Wahrheitstabelle Multiplexer
Bild 2.18 Schaltplan EURO_535 Teil 1
Bild 2.19. Schaltplan EURO_535 V2.0 Teil 2