Prof. J. Walter - Informationstechnik, Mikrocomputertechnik, Digitale Medien Portbelegungsplan
Hochschule Karlsruhe Logo Informationstechnologie
Projekt: Sensortest 		Wintersemester 2018/2019
 Daniel Roth
Sandro Götz

zur Softwaredokumentation

 Portbelegungsplan


ESP32 - BNO055 (Über I²C-Schnittstelle)

ESP32
Port		 I/O BNO055
Port		 I/O Bezeichnung
V5 - Vin - Spannungsversorgung
GND - GND - Masse
G22 I/O SCL I/O I2C-Taktleitung
G21 I/O SDA I/O I2C-Datenleitung

ESP32 - SD-Karte (Über SPI-Schnittstelle)

ESP32
Port		 I/O SD-Karte
Port		 I/O Bezeichnung
V5 - VDD - Spannungsversorgung
GND - GND - Masse
G23 I DI I Data-IN (MOSI)
G19 I/O DO I/O Data-OUT (MISO)
G18 I/O SCLK I/O Clock
G5 I/O !CS I/O Chip Select (activated low)

 

  Mit Unterstützung von Prof. J. Walter Wintersemester 2018/2019